Sistemas Digitales 2017

Se realiza implementación de un Public con display 16 segmentos, se implementa u reloj y un contador los cuales entran a la memoria ROM, la salida de la Memoria ROM es un vector de 8 bit, para poder ingresar este dato a nuestro decodificador alfanumérico, se realiza implementación  de un conversor paralelo serie y las salidas las ingresamos al conversor alfanumérico, el alfanumérico solo tiene seis entradas y nuestro conversor paralelo serie nos da ocho salidas los dos bits mas significativos los ingresamos a dos leds. Posición y dato en memoria ROM Conversor paralelo serie Esquematico Xilinx Evidencia entrega laboratorio.

Se realiza implementación de una memoria ROM, para esto se implementa adicionalmente un conversor paralelo serie para realizar esta implementación se utilizó el programa Xilin en lenguaje VHDL y se programó en tarjeta FPGA BASYS2 . El contador se realiza con flip-flops JK las salidas de los flip-flops JK se ingresan al conversor paralelo serie, el cual me entrega un vector que es el que reconoce la memoria ROM para identificar la posición en memoria, esta posición en memoria me entrega mi salida como un vector. Posición y dato en memoria ROM Código Conversor paralelo serie Esquematico Xilinx Evidencia entrega  laboratorio.