Prototipo banda clasificadora de cajas por tamaño en FPGA
El principal objetivo de este prototipo es poder clasificar cajas de 2 diferentes tamaños y saber la cantidad de cada una de estas. Para la implementación del diseño se utilizara el lenguaje de programación VHDL, implementando una maquina de estados tipo Moore. A continuación una descripción de los elementos utilizados Para sistemas automatizados las FPGA brindan gran facilidad para su implementación, con la ayuda del lenguaje VHDL y estructura esquemática Para el ingreso de señales de los sensores a la FPGA es un poco dispendioso hacer los diferentes tipos de acoples que se necesitan ya que esta reconoce como entrada de 1 logico el valor de 3.3 voltios. Al momento de realizar el programa con en lenguaje VHDL se facilita el uso de diagrama esquemático el cual nos ayuda a identificar con facilidad en punto o parte se puede estar presentando algún problema. https://mega.nz/#!PkVW0Zob!-FSiCF2S2hHRPndvFz4ZTpUHpG8RbS1LysQ3h4EAcys