Sistemas Digitales 2017

Implementación en código VHDL para visualizar una imagen en un monitor a través del puerto VGA de la FPGA.El código VHDL requiere un contador Horizontal y Uno Vertical, para poder llevar el electrón por el camino que pintara en la pantalla. Para desarrollar cada una de las imagines se utilizará la memoria ROM que será llena con los datos a mostrar. se implementaron 25 memorias ROM visualización  VGA pantalla ROM imagen a visualizar

Procesador de 4bit's y 4 instrucciones utilizando la metodología de lenguaje VDHL con máquinas de estados .Para esta implementacion se realiza la maquina de estados realiza por medio de un contador, el reloj se configura a una frecuencia de 0.5Hz para poder visualizar la operación que realiza la ALU.  El procesador  es capaz de realizar 4 operaciones en nuestro caso fueron (suma,resta ,not, and ) de cuatro bits. Codigo ALU Codigo Contador Codigo reloj Esquematico Procesador

se realiza implementacion  de una maquina de estado. la maquina de estados consiste en un  interruptor conmutable.